FAQ
什么是功率MOSFET
金属-氧化层-半导体-场效晶体管，简称金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor）。MOSFET依照其“通道”的极性不同，可分为n-type与p-type的MOSFET，通常又称为NMOSFET与PMOSFET，其他简称尚包括NMOS FET、PMOS FET、nMOSFET、pMOSFET等。
功率MOSFET的结构
典型平面N沟道增强型MOSFET的剖面图。它用一块P型硅半导体材料作衬底，在其面上扩散了两个N型区，再在上面覆盖一层二氧化硅(SiO2）绝缘层，最后在N区上方用腐蚀的方法做成两个孔，用金属化的方法分别在绝缘层上及两个孔内做成三个电极：G(栅极）、S（源极）及D（漏极）。
平面N沟道增强型MOSFET
栅极G与漏极D及源极S是绝缘的，D与S之间有两个PN结。一般情况下，衬底与源极在内部连接在一起。N沟道增强型MOSFET的基本结构图。为了改善某些参数的特性，如提高工作电流、提高工作电压、降低导通电阻、提高开关特性等有不同的结构及工艺，构成所谓VMOS、DMOS、TMOS等结构。一种N沟道增强型功率MOSFET的结构图。虽然有不同的结构，但其工作原理是相同的
沟槽栅结构MOSFET
沟槽栅结构MOSFET（Trench MOSFET）又称TMOS、UMOS或RMOS，是由Ueda等人于1985年提出来的，但直至90年代初才由于工艺的进步而研制成功。Trench MOSFET作为一种新型垂直导电结构的功率MOSFET，也与其它的功率MOSFET一样，都是由许多元胞并联而成的高密度器件。
Trench MOSFET的优点
Trench MOSFET是在VDMOSFET的基础上发展起来的。Trench MOSFET结构的一个重要特点是：导电沟道是在沟槽的侧壁上制作的，则沟道垂直于芯片表面。这种垂直沟道结构上的特点就决定了Trench MOSFET具有优越于VDMOSFET的性能：①因为VDMOSFET的一个重要缺点是存在寄生JFET效应，以致限制了器件导通电阻的降低。而相比来说，Trench MOSFET的垂直沟道即消除了寄生JFET效应，所以降低了导通电阻。②由于VDMOSFET的沟道是平行芯片表面排布的，则使得器件的封装密度难以提高。而Trench MOSFET的沟道是垂直排布的，则与VDMOSFET相比可进一步降低单元尺寸、提高沟道排布的密度，因此可大大降低导通电阻、提高封装密度和减小芯片尺寸。 ③由于Trench MOSFET具有较小的导通电阻和较小的芯片尺寸等，则提高了开关速度和降低了开关损耗。④由于Trench MOSFET的导通电阻减小，则就间接地增大了源-漏输出电流，故Trench MOSFET的输出电流将大于VDMOSFET，并从而有较大的电流处理能力。
Trench MOSFET的缺点和改进
① Trench MOSFET的主要缺点就是耐压较低，这是因为Trench MOSFET的矩形槽底部拐角处的电场明显集中、容易发生雪崩击穿的缘故。由于击穿电压与电场的分布密切相关，故在实际生产中，往往从工艺上采取一些改进槽底部拐角的措施，或者采用双层栅介质等方法，来改善电场分布的不均匀性，达到提高击穿电压的目的。另外，随着制作工艺中的清洗技术以及离子刻蚀技术的日渐成熟，也间接提高了击穿特性。②由于VDMOSFET的沟道长度等于两次扩散的横向结深之差，所以在同样结深时，Trench MOSFET的沟道长度要大于VDMOSFET的沟道长度，从而导致Trench MOSFET的耗尽层电荷较多，并因此开启电压也要较大一些。 ③由于Trench MOSFET的结构特点，即使得在降低导通电阻和提高元胞密度的同时，也相应地增大了着栅-漏电荷密度，这就会导致Miller电容增大和承受击穿电压的能力下降。为了减小Miller电容和提高击穿电压，同时也为了进一步提高沟道排布密度和降低导通电阻等，人们正在不断地改进Trench MOSFET的结构和采用新的工艺技术。 ④由于Trench MOSFET的比导通电阻（即单位有源区面积的导通电阻）与单位元胞面积成正比，所以可通过采用新结构来减小元胞面积，从而可进一步降低比导通电阻，以减小导通损耗。
MOSFET的工作原理
MOSFET共有三个脚，一般为G、D、S，通过G、S间加控制信号时可以改变D、S间的导通和截止。PMOS和NMOS在结构上完全相像，所不同的是衬底和源漏的掺杂类型。简单地说，NMOS是在P型硅的衬底上，通过选择掺杂形成N型的掺杂区，作为NMOS的源漏区；PMOS是在N型硅的衬底上，通过选择掺杂形成P型的掺杂区，作为PMOS的源漏区。两块源漏掺杂区之间的距离称为沟道长度L，而垂直于沟道长度的有效源漏区尺寸称为沟道宽度W。对于这种简单的结构，器件源漏是完全对称的，只有在应用中根据源漏电流的流向才能最后确认具体的源和漏。
PMOS的工作原理与NMOS相类似。因为PMOS是N型硅衬底，其中的多数载流子是电子，少数载流子是空穴，源漏区的掺杂类型是P型，所以，PMOS的工作条件是在栅上相对于源极施加负电压，亦即在PMOS的栅上施加的是负电荷电子，而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层，不考虑二氧化硅中存在的电荷的影响，衬底中感应的正电荷数量就等于PMOS栅上的负电荷的数量。当达到强反型时，在相对于源端为负的漏源电压的作用下，源端的正电荷空穴经过导通的P型沟道到达漏端，形成从源到漏的源漏电流。同样地，VGS越负(绝对值越大)，沟道的导通电阻越小，电流的数值越大。
限制MOSFET性能的因素
在追求不断提高能效的过程中，MOSFET的芯片和封装也在不断改进。尽管四十多年来我们对这种器件有了很多了解，但目前将它们有效地应用于电源产品依然面临挑战。根据具体应用建立FET性能模型并采用电子表格记录数据的经验丰富的设计人员，亦未能从熟悉的模型中获得满意的结果。除了器件结构和加工工艺，MOSFET的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板(PCB)布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重Ldi/dt问题。
限制MOSFET性能的因素
在追求不断提高能效的过程中，MOSFET的芯片和封装也在不断改进。尽管四十多年来我们对这种器件有了很多了解，但目前将它们有效地应用于电源产品依然面临挑战。根据具体应用建立FET性能模型并采用电子表格记录数据的经验丰富的设计人员，亦未能从熟悉的模型中获得满意的结果。除了器件结构和加工工艺，MOSFET的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板(PCB)布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重Ldi/dt问题。
How much?
在追求不断提高能效的过程中，MOSFET的芯片和封装也在不断改进。尽管四十多年来我们对这种器件有了很多了解，但目前将它们有效地应用于电源产品依然面临挑战。根据具体应用建立FET性能模型并采用电子表格记录数据的经验丰富的设计人员，亦未能从熟悉的模型中获得满意的结果。除了器件结构和加工工艺，MOSFET的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板(PCB)布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重Ldi/dt问题。
Included support
在追求不断提高能效的过程中，MOSFET的芯片和封装也在不断改进。尽管四十多年来我们对这种器件有了很多了解，但目前将它们有效地应用于电源产品依然面临挑战。根据具体应用建立FET性能模型并采用电子表格记录数据的经验丰富的设计人员，亦未能从熟悉的模型中获得满意的结果。除了器件结构和加工工艺，MOSFET的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板(PCB)布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重Ldi/dt问题。
Can i change contact form page?
在追求不断提高能效的过程中，MOSFET的芯片和封装也在不断改进。尽管四十多年来我们对这种器件有了很多了解，但目前将它们有效地应用于电源产品依然面临挑战。根据具体应用建立FET性能模型并采用电子表格记录数据的经验丰富的设计人员，亦未能从熟悉的模型中获得满意的结果。除了器件结构和加工工艺，MOSFET的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板(PCB)布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重Ldi/dt问题。
How to install this Theme?
在追求不断提高能效的过程中，MOSFET的芯片和封装也在不断改进。尽管四十多年来我们对这种器件有了很多了解，但目前将它们有效地应用于电源产品依然面临挑战。根据具体应用建立FET性能模型并采用电子表格记录数据的经验丰富的设计人员，亦未能从熟悉的模型中获得满意的结果。除了器件结构和加工工艺，MOSFET的性能还受其他几个周围相关因素的影响。这些因素包括封装阻抗、印刷电路板(PCB)布局、互连线寄生效应和开关速度。事实上，真正的开关速度取决于其他几个因素，例如切换的速度和保持栅极控制的能力，同时抑制栅极驱动回路电感带来的影响。同样，低栅极阈值还会加重Ldi/dt问题
半导体制造工艺
硅片是一种硅材料通过加工切成一片一片的。硅是一种硬度很高的物质，硅材料看起来像石头一样，他要经过清洗干净然后用炉子加热融化形成一个大块的硅锭，然后再用特定机器来进行细切成一片一片。 主要工艺过程：多晶硅——区熔或直拉——单晶硅棒——滚、切、磨、抛——硅片 硅晶圆silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与 结晶的程序。目前晶体化的制程，大多是采「柴可拉斯基」 (Czycrasky) 拉晶法(CZ法)。拉晶时，将特定晶向(orientation) 的晶种(seed)，浸入过饱和的纯硅熔汤(Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒(ingot)晶棒 的阻值如果太低，代表其中导电杂质 (impurity dopant) 太多，还需经过FZ法 (floating-zone) 的再结晶 (re-crystallization)，将杂质逐出，提高纯度与阻值。 辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，需予以机械加工修边，然后以X光绕射法，定出主切面 (primary flat) 的所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。最后经过粗磨 (lapping)、化学蚀平(chemical etching) 与抛光(polishing) 等程序，得出具表面粗糙度在0.3微米以下抛光面之晶圆。(至于晶圆厚度，与其外径有关。) 刚才题及的晶向，与硅晶体的原子结构有关。硅晶体结构是所谓「钻石结构」(diamond-structure)，系由两组面心结构 (FCC)，相距(1/4,1/4,1/4) 晶格常数 (lattice constant；即立方晶格边长) 叠合而成。我们依米勒指针法 (Miller index)，可定义出诸如：{100}、{111}、{110} 等晶面。所以晶圆也因之有 {100}、{111}、{110}等之分野。有关常用硅晶圆之切边方向等信息，请参考图2-2。现今半导体业所使用之硅晶圆，大多以 {100} 硅晶圆为主。其可依导电杂质之种类，再分为p型 (周期表III族) 与n型 (周期表V族)。由于硅晶外貌完全相同，晶圆制造厂因此在制作过程中，加工了供辨识的记号：亦即以是否有次要切面 (secondary flat) 来分辨。该次切面与主切面垂直，p型晶圆有之，而n型则阙如。 {100}硅晶圆循平行或垂直主切面方向而断裂整齐的特性，所以很容易切成矩形碎块，这是早期晶圆切割时，可用刮晶机 (scriber) 的原因 (它并无真正切断芯片，而只在表面刮出裂痕，再加以外力而整齐断开之。)事实上，硅晶的自然断裂面是{111}，所以虽然得到矩形的碎芯片，但断裂面却不与{100}晶面垂直！ 以下是订购硅晶圆时，所需说明的规格：项目说明 晶面 {100}、{111}、{110} ± 1o 外径(吋) 3 4 5 6 厚度(微米) 300~450 450~600 550~650 600~750(±25) 杂质 p型、n型 阻值(Ω-cm) 0.01 (低阻值) ~ 100 (高阻值) 制作方式 CZ、FZ (高阻值) 抛光面单面、双面 平坦度(埃) 300 ~ 3,00关于深圳市尚鼎芯科技股份有限公司
深圳市尚鼎芯科技股份有限公司是一家专注于功率半导体行业，提供各种品牌、各种类型、各种耐压、各种电流、各种封装功率MOSFET，功率二极管、功率模块、电源解决方案的高科技技术服务企业。